存储器

FRAM读写模块设计与仿真-Verilog实现 推荐

johncheapon 于 2017-07-17 16:18 发表在 FPGA 开发，4106次阅读，1条评论

本文以赛普拉斯公司的FM16W08为例，用VerilogHDL语言设计了一个FRAM读写模块，并成功在Modelsim环境中进行了单字节的读写验证。

blob.png

返回标签列表