存储器 - YY分享

FRAM读写模块设计与仿真-Verilog实现

johncheapon 于 2017年07月18日发表在 FPGA 开发，4892次阅读，1 条评论

本文以赛普拉斯公司的FM16W08为例，用VerilogHDL语言设计了一个FRAM读写模块，并成功在Modelsim环境中进行了单字节的读写验证。