FRAM读写模块设计与仿真-Verilog实现
johncheapon 于 2017年07月18日 发表在 电路设计与调试 ，1837次阅读，1 条评论

本文以赛普拉斯公司的FM16W08为例，用VerilogHDL语言设计了一个FRAM读写模块，并成功在Modelsim环境中进行了单字节的读写验证。

blob.png